สมาคมเทคโนโลยีโซลิดสเตส JEDEC อัปเดตมาตรฐาน DDR5 SDRAM ล่าสุด ได้แนะนำคุณสมบัติใหม่โดยมุ่งเป้าไปที่การปรับปรุงด้านความปลอดภัยและความน่าเชื่อถือ เมื่อปริมาณงานด้านปัญญาประดิษฐ์ (AI) เพิ่มมากขึ้น ความจำเป็นด้านความปลอดภัยอันแข็งแกร่งและการจัดการพลังงานในระดับอุปกรณ์หน่วยความจำจึงมีความสำคัญมากขึ้น มาตรฐาน DDR5 SDRAM ใหม่ JESD79-5C รวมการนับเพื่อกระตุ้นให้ใช้งานในแต่ละแถว (PRAC) เพื่อเสริมความสมบูรณ์ของข้อมูล DRAM คุณสมบัตินี้จะติดตามการเปิดใช้งาน DRAM ในระดับถี่ละเอียด และแจ้งเตือนระบบเมื่อเปิดใช้งานมากเกินไป ทำให้สามารถดำเนินการบรรเทาผลกระทบได้

คริสโตเฟอร์ ค็อกซ์ ประธานคณะกรรมการ JEDEC JC-42 ย้ำถึงความสำคัญของความปลอดภัยในการออกแบบ DRAM ทุกรูปแบบ ซึ่งรวมถึง DDR, LPDDR, GDDR และ HBM เมื่อพบช่องโหว่ใหม่จะต้องได้รับการแก้ไขอย่างรวดเร็วใน มาตรฐานหน่วยความจำ โดย PRAC เป็นส่วนหนึ่งของความพยายามอย่างต่อเนื่องในการป้องกัน DDR5 DRAM จากภัยคุกคาม รวมถึงการโจมตีที่เรียกว่า RowHammer PRAC การเพิ่มตัวนับไมโครในแต่ละแถวของ DRAM ทำให้ระบบสามารถติดตามพฤติกรรมที่น่าสงสัยเช่น การกระตุ้นแถวซ้ำๆ ที่อาจทำให้เกิดการเปลี่ยนแปลงของบิต

ความสามารถของ PRAC ในการตรวจจับและบรรเทาการโจมตี RowHammer จัดเป็นการปรับปรุงสำคัญใน DDR5 เมื่อเกิด RowHammer แถวของเซลล์หน่วยความจำจะถูกกระตุ้นซ้ำๆ ทำให้ข้อมูลอาจเสียหายได้  PRAC ช่วยติดตามการกระตุ้นของแถว และแจ้งเตือนระบบโฮสต์เมื่อกระตุ้นเกินเกณฑ์ที่กำหนด แม้การเพิ่มคุณสมบัติเหล่านี้ช่วยเพิ่มความปลอดภัย แต่ก็มักจะส่งผลต่อประสิทธิภาพ กลไกความปลอดภัยที่ซับซ้อนเช่น การแก้ไขข้อผิดพลาด และการตรวจจับกิจกรรมที่เป็นอันตรายต่อขนาดชิปและประสิทธิภาพ

นอกเหนือจากการอัปเดตด้านความปลอดภัยแล้ว การจัดการพลังงานได้กลายเป็นจุดสนใจในการออกแบบ DDR5 โดย Rambus ได้เปิดตัวชุดวงจรการจัดการพลังงาน (PMICs) ใหม่สำหรับใช้งานในเซิร์ฟเวอร์ PMICs เหล่านี้ช่วยจัดการพลังงานได้อย่างมีประสิทธิภาพมากขึ้น ทำให้สามารถรองรับหน่วยความจำที่มีความจุสูงขึ้น มีช่องหน่วยความจำเพิ่มเติม และปรับปรุงแบนด์วิดท์ได้ พวกเขาเป็นไปตามข้อกำหนดของ JEDEC สำหรับการใช้งานที่ต้องการกระแสสูงสุด (PMIC5020) กระแสสูง (PMIC5000) และกระแสต่ำ (PMIC5010)"

การควบคุมพลังงานหน่วยความจำของ DDR รุ่นก่อนดำเนินการบนเมนบอร์ด ซึ่งต้องการแรงดันไฟฟ้าต่ำ และกระแสสูงผ่านเมนบอร์ดไปที่ DIMM วิธีนี้ท้าทายตรงที่เมื่อแรงดันไฟฟ้าจ่ายน้อยลง จะทำให้สูญเสียแรงดันไฟฟ้า เนื่องจาก IR drop ด้ายการแนะนำการจัดการพลังงานบน DIMM ใน DDR5 PMIC จะควบคุมพลังงานได้โดยตรงบนโมดูล ทำให้ลดปัญหา IR drop และทำให้พลังงานคงที่

PMICs ของ Rambus ช่วยให้ควบคุมแรงดันไฟฟ้าได้ยืดหยุ่นมากขึ้น ทำให้ศูนย์ข้อมูลสามารถส่งแรงดันไฟฟ้าที่สูงขึ้นไปที่ DIMM แล้วลดระดับแรงดันตามความจำเป็น ทำให้รักษาประสิทธิภาพได้ตามเป้าหมาย โครงสร้าง DIMM ที่ชาญฉลาดนี้สนับสนุนให้เกิดการผลักดันในอุตสาหกรรมเรื่องการเพิ่มแบนด์วิดท์และความจุหน่วยความจำไม่ให้เกินข้อจำกัดด้านพลังงานต่อโมดูล

Rambus ยังให้ความสำคัญกับความปลอดภัย โดยการใช้เทคนิคกำหนดตำแหน่ง และการกำหนดแผนที่ของที่อยู่แถวใหม่ (RAMPART) ถูกออกแบบมาเพื่อบรรเทาการโจมตี RowHammer ด้วยการกำหนดแผนที่ที่อยู่ใน DRAM ใหม่ วิธีนี้ช่วยจำกัดการเปลี่ยนแปลงบิตของ RowHammer ให้อยู่ที่อุปกรณ์เดียว และเมื่อรวมกับการตรวจจับ และแก้ไขข้อผิดพลาด ระบบหน่วยความจำสามารถซ่อมแซมตัวเองจากการถูกโจมตีสำเร็จได้ ด้วยการแก้ไขปัญหาด้านความปลอดภัยและพลังงาน Rambus, JEDEC กำลังดำเนินการเพื่อให้มั่นใจว่า DDR5 จะยังคงมีความน่าเชื่อถือ ประสิทธิภาพสูง และปลอดภัย