คำจำกัดความกระบวนการเซมิคอนดักเตอร์ VLSI:

VLSI (Very Large Scale Integration) เป็นกระบวนการที่รวมทรานซิสเตอร์นับล้านถึงพันล้านตัวไว้ในชิปตัวเดียว เพื่อสร้างระบบวงจรไฟฟ้าที่ซับซ้อน อุตสาหกรรมการผลิตชิปเซมิคอนดักเตอร์มีบทบาทสำคัญอย่างยิ่งในเทคโนโลยีสมัยใหม่ โดยการใช้เพื่อผลิตอุปกรณ์ต่างๆ เช่น สมาร์ทโฟนและคอมพิวเตอร์ วิศวกรที่ทำงานในอุตสาหกรรมเซมิคอนดักเตอร์จำเป็นต้องเข้าใจและจับใจความสำคัญทุกขั้นตอน ในกระบวนการผลิตเซมิคอนดักเตอร์ได้ เริ่มตั้งแต่แนวคิดเริ่มต้นตลอดจนการสร้างและผลิต (Tape out)

การวิเคราะห์และออกแบบโครงสร้างวงจร (การกำหนดสเปกของระบบและการออกแบบสถาปัตยกรรม):

‍ขั้นตอนแรกในกระบวนการออกแบบ VLSI คือ กำหนดข้อกำหนดของผลิตภัณฑ์และระบบ ข้อกำหนดเหล่านี้จะกำหนดฟังก์ชันและประสิทธิภาพของชิป ซึ่งได้รับอิทธิพลจากความต้องการของผลิตภัณฑ์ตั้งแต่ต้นทางถึงปลายทาง ในขั้นตอนนี้ ความต้องการถูกแบ่งเป็น 2 ส่วนหลัก:

• การออกแบบระดับระบบ: ในขั้นตอนนี้ ข้อกำหนดทางเทคนิคระดับสูงของระบบจะถูกกำหนด ซึ่งรวมถึง: ความต้องการด้านฟังก์ชัน ประสิทธิภาพ ขนาดชิป กำลังไฟ และงบประมาณ
• การออกแบบสถาปัตยกรรมไมโครชิป: หลังจากกำหนดข้อกำหนดทางเทคนิคแล้ว จะออกแบบเส้นทางข้อมูล การจัดสรรหน่วยความจำ การจัดสรรพลังงาน และวิธีการสื่อสาร

การออกแบบ RTL (Register Transfer Level):‍

ในการดำเนินการออกแบบ RTL เราใช้ภาษาโปรแกรม HDLs (Hardware Description Languages) เช่น Verilog และ VHDL กำหนดวิธีการส่งข้อมูลผ่านรีจิสเตอร์ (Register) และวิธีการดำเนินการต่าง ๆ 

ในขั้นตอนนี้การออกแบบฟังก์ชันการทำงานของไมโครชิปเป็นสิ่งที่ถูกเน้นยํ้า และให้ความสำคัญ เพื่อให้มั่นใจว่า ข้อมูลจะถูกส่งระหว่างส่วนประกอบต่างๆ อย่างถูกต้อง

การตรวจสอบและทดสอบ (Verification):

‍ในระหว่างกระบวนการออกแบบไมโครชิป การตรวจสอบและทดสอบถือเป็นสิ่งสำคัญเพื่อให้แน่ใจว่าการออกแบบถูกต้อง การตรวจสอบและทดสอบใช้เวลาส่วนใหญ่ในกระบวนการออกแบบ VLSI โดยอาจใช้เวลาราวๆ 70% ของกระบวนการ ส่วนการออกแบบ RTL เราใช้เครื่องมือต่างๆ เช่น ModelSim, Cadence Xcelium, Icarus Verilog และ Synopsys VCS จำลองและดีบั๊ก RTL

การสังเคราะห์การออกแบบลอจิก (Synthesis):

‍เมื่อการออกแบบ RTL ได้รับการตรวจสอบและทดสอบแล้ว เราจะเปลี่ยน RTL ระดับสูงเป็นรายชื่อโครงข่ายเกต (Gate-level netlist) รายชื่อนี้จะอธิบายรายละเอียดการแสดงผลของเกตลอจิก และการเชื่อมต่อของมัน ในการสังเคราะห์การออกแบบลอจิก (Logic Synthesis): เราใช้เครื่องมือซอฟต์แวร์ เช่น Synopsis Compiler หรือ Cadence Genus แปลงรหัส RTL ให้เป็นเกตลอจิกและฟลิปฟลอป รวมถึงสนับสนุนการเพิ่มประสิทธิภาพด้านพื้นที่ พลังงาน และเวลา

รายชื่อโครงข่ายเกต (Gate-level netlist): การออกแบบลอจิกหลังการสังเคราะห์จะถูกแสดงในรูปแบบเกตลอจิก (เช่น AND, OR, NOT)

DFT (Design for Test):

‍นักออกแบบผนวก DFT เข้ากับกระบวนการออกแบบ เพื่อให้วิศวกรการผลิตสามารถทดสอบชิปได้อย่างมีประสิทธิภาพ โดยไม่ต้องกังวลเกี่ยวกับฟังก์ชันการทำงานของวงจรที่อาจเกิดข้อผิดพลาดบางประการเช่น ลัดวงจร เปิดวงจร การต่อกราวด์ (GND) หรือการต่อแหล่งพลังงาน VCC ขั้นตอนนี้ทำให้การทดสอบข้อบกพร่องครอบคลุมขึ้น และทำให้ตรวจสอบชิปได้อย่างคุ้มค่า

• ‍Scan chains: เป็นเทคนิคหนึ่งใน DFT ที่ใช้ในการทดสอบสัญญาณเกตที่เชื่อมต่อกันเป็นลูกโซ่‍
• Built-in Self-Test (BIST): เป็นเทคนิคทดสอบวงจรใน DFT ที่ใช้ในการตรวจสอบฟังก์ชัน และคำสั่งของตนเองโดยอัตโนมัติ

การออกแบบทางกายภาพของชิป (Physical Design):

‍หลังการอธิบายลอจิก วิธีการที่เกตเชื่อมต่อและทำงานร่วมกันแล้ว ในขั้นตอนนี้ เราจะเปลี่ยนให้เป็นรูปแบบทางกายภาพผ่านกระบวนการออกแบบทางกายภาพ (Physical Design) ขั้นตอนนี้เป็นการทำให้แน่ใจว่าการออกแบบสอดคล้องกับข้อจำกัดด้านพื้นที่ และแก้ไขปัญหาสัญญาณและเวลา

การออกแบบทางกายภาพประกอบด้วยหลายขั้นตอนย่อย:

• การวางแผนชั้น (Floor planning): เป็นการกำหนดตำแหน่งและวิธีการวางบล็อกต่าง ๆ (เช่น หน่วยความจำ, ประตูตรรกะ ฯลฯ) บนพื้นผิวของชิป ขั้นตอนนี้มีความสำคัญมากเพราะสามารถส่งผลกระทบต่อประสิทธิภาพของทุกขั้นตอนถัดไป และยังส่งผลต่อคุณภาพสุดท้ายของไมโครชิปด้วย
• การวางเซลล์ (Placement): ขั้นตอนนี้จะกำหนดตำแหน่งทางกายภาพสำหรับประตูตรรกะและเซลล์มาตรฐานแต่ละตัว โดยมุ่งเน้นไปที่เวลาในการส่งข้อมูลและความหนาแน่นของเซลล์เป็นหลัก
• CTS (การสังเคราะห์ต้นไม้นาฬิกา): เป็นการออกแบบเครือข่ายการกระจายนาฬิกาเพื่อให้แน่ใจว่าองค์ประกอบทั้งหมดที่ใช้สัญญาณนาฬิกาเดียวกันได้รับสัญญาณพร้อมกัน
• การกำหนดเส้นทาง (Routing): การเชื่อมต่อเซลล์ด้วยสายสัญญาณและสัญญาณเวลาโดยใช้สายโลหะ ขั้นตอนนี้ช่วยให้แน่ใจว่าการออกแบบตรงตามข้อกำหนดด้านความสมบูรณ์ของสัญญาณและเวลา

การวิเคราะห์เวลาแบบคงที่ (Static-timing analysis, STA):

การวิเคราะห์เวลาแบบคงที่ (STA) เป็นวิธีที่ใช้ในการตรวจสอบประสิทธิภาพด้านเวลาของวงจรไฟฟ้า โดยไม่จำเป็นต้องจำลองการเคลื่อนไหวของสัญญาณจริง STA มีความสำคัญอย่างมากในกระบวนการออกแบบ VLSI เนื่องจากช่วยให้มั่นใจได้ว่าวงจรจะสามารถตอบสนองข้อกำหนดด้านเวลาได้อย่างถูกต้อง เพื่อให้วงจรทำงานตามข้อกำหนดที่ตั้งไว้และสอดคล้องกับความเร็วสัญญาณนาฬิกาที่ต้องการ

สำหรับการวิเคราะห์เส้นทางการเดินของสัญญาณทั้งหมด สามารถใช้เครื่องมือต่าง ๆ เช่น Synopsys PrimeTime หรือ Cadence Tempus ข้อมูลที่ได้รับจากการวิเคราะห์นี้จะถูกนำมาใช้เพื่อปรับปรุงและแก้ไขการออกแบบให้เหมาะสม โดยเฉพาะในส่วนที่เกี่ยวข้องกับ Slack, Setup Time และ Hold Time

การตรวจสอบและยืนยันหลังการออกแบบทางกายภาพ (DRC, LVS, Antenna Check, IR Drop, SI Check):‍

ในระหว่างการออกแบบทางกายภาพ (Physical Design) สำหรับวงจรไมโครชิป จำเป็นที่จะต้องดำเนินการตรวจสอบความถูกต้องและประสิทธิภาพของวงจรอย่างสม่ำเสมอ เมื่อพบข้อผิดพลาดก็จะสามารถแก้ไขได้ เพื่อให้ได้ผลิตภัณฑ์สุดท้ายที่สมบูรณ์พร้อมประสิทธิภาพตามที่ต้องการ มีข้อกำหนดและกฎหลายอย่างที่ต้องปฏิบัติตามระหว่างกระบวนการออกแบบทางกายภาพสำหรับ ไมโครชิป VLSI:

การตรวจสอบกฎการออกแบบ (Design Rule Check, DRC):

กระบวนการตรวจสอบนี้มีจุดมุ่งหมายเพื่อให้มั่นใจว่าการออกแบบทางกายภาพของไมโครชิปสอดคล้องกับกฎระเบียบที่กำหนดโดยโรงงานผู้ผลิตชิ้นส่วนเซมิคอนดักเตอร์ กฎพื้นฐานที่ควรพิจารณาอาจรวมถึงระยะห่างขั้นต่ำระหว่างชั้นโลหะ ความกว้างของเส้นสัญญาณ และขนาดของ via เป็นต้น การตรวจสอบเหล่านี้มีความสำคัญเพื่อป้องกันปัญหาที่อาจเกิดขึ้นในระหว่างกระบวนการผลิตและการประมวลผล รวมถึงการลดความเสี่ยงที่อาจเกิดขึ้นหลังจากผลิตภัณฑ์เสร็จสมบูรณ์

การเปรียบเทียบระหว่างเลย์เอาท์กับโครงร่าง (Layout vs Schematic, LVS):

นี่เป็นขั้นตอนสำคัญในการออกแบบ VLSI ที่ช่วยให้มั่นใจว่าการออกแบบทางกายภาพสอดคล้องกับแผนผังวงจร (schematic) หรือ netlist ต้นฉบับ ในขั้นตอนนี้จะตรวจสอบข้อผิดพลาดที่อาจเกิดขึ้น เช่น การเชื่อมต่อที่ไม่ตรงกัน (Connectivity mismatch) การขาดหรือล้นของอุปกรณ์ (Missing/extra devices) และพารามิเตอร์ที่ไม่ตรงกัน (Parameter mismatches) การเปรียบเทียบนี้มีความสำคัญเพื่อให้แน่ใจว่าวงจรทำงานตามที่ออกแบบไว้และเพื่อป้องกันปัญหาที่อาจเกิดขึ้นในระหว่างการผลิต

การตรวจสอบวัดเสาอากาศ (Antenna Check):

นี่เป็นกระบวนการที่ใช้ในการตรวจสอบการออกแบบทางกายภาพเพื่อป้องกันการสะสมของประจุไฟฟ้าที่มากเกินไปบนการเชื่อมต่อโลหะที่ยาวเกินไป ปรากฏการณ์นี้เรียกว่า "เสาอากาศ" ซึ่งอาจทำให้เกิดความเสียหายต่อทรานซิสเตอร์ในวงจรไมโครชิปได้

IR Drop:
เป็นปรากฏการณ์ที่เกิดการลดลงของแรงดันไฟฟ้าในเครือข่ายจ่ายไฟฟ้าเนื่องจากความต้านทานของสายตัวนำและกระแสไฟฟ้าที่ไหลผ่าน ซึ่งอาจทำให้ส่วนต่างๆ ของชิปได้รับพลังงานไม่เพียงพอ ส่งผลให้ประสิทธิภาพลดลง การเปลี่ยนแปลงเวลาไม่ถูกต้อง และการทำงานผิดพลาดได้ เพื่อวิเคราะห์ IR Drop เราสามารถใช้เครื่องมืออย่าง Redhawk หรือ Voltus

การตรวจสอบความสมบูรณ์ของสัญญาณ (Signal Integrity Check, SI Check):

ขั้นตอนนี้มีความสำคัญในการตรวจสอบว่าคุณภาพของสัญญาณไฟฟ้าในเชื่อมต่อของชิปมีความคงรูปทรงและเวลาไว้อย่างถูกต้องตามที่กำหนด โดยไม่ถูกรบกวนจากสัญญาณอื่นๆ ปรากฏการณ์การรบกวนนี้เกิดจากสัญญาณในสายที่อยู่ใกล้กันซึ่งอาจทำให้เกิดการรบกวนระหว่างกัน เพื่อวิเคราะห์การโต้ตอบระหว่างสัญญาณและเพื่อให้มั่นใจว่ามีการรบกวนระหว่างสายให้น้อยที่สุด ในขั้นตอนนี้ เครื่องมือที่ใช้ในการวิเคราะห์คือ PrimeTime SI (จาก Synopsis) หรือ Tempus SI (จาก Cadence)

Sign off และ Tape-out:

• Sign-off: หมายถึงกระบวนการตรวจสอบและยืนยันก่อนการ Tape-out เพื่อให้มั่นใจว่าการออกแบบตอบสนองต่อข้อจำกัดด้านประสิทธิภาพ พลังงาน พื้นที่ และการผลิตทั้งหมด
• Tape-out: เป็นขั้นตอนสุดท้ายในกระบวนการออกแบบ VLSI การออกแบบเสร็จสิ้นและส่งไปยังโรงงานผลิตเซมิคอนดักเตอร์ (Foundry) ขั้นตอนนี้เป็นการเสร็จสมบูรณ์ของทุกขั้นตอนการออกแบบ รวมถึงการตรวจสอบ (Verification) และการออกแบบทางกายภาพ (Physical design) จากนั้นจึงสร้างข้อมูลเลย์เอาท์สุดท้ายเพื่อเริ่มการผลิตไมโครชิป